★
VerticalResearchGroup / miaow
miaow
An open source GPU based off of the AMD Southern Islands ISA.
miaow 是用 Verilog 编写的开源项目，主题标签有限，建议打开仓库查看具体用途，主打开源免费。
目前累计 1.4k star、279 fork，主要语言为 Verilog，项目始于 2014 年，采用 BSD-3-Clause 许可。最近状态：已有一段时间未更新。适合：正在做技术选型的开发者。
中文介绍优先采用本站人工维护条目；无维护条目时依据 GitHub 公开字段（语言、主题、星标、提交时间）自动生成，未经项目方确认，不构成选型结论。VerticalResearchGroup/miaow 是一个以 Verilog 为主的开源项目，目前累计 1.4k star、279 fork，一年以上有维护。项目未标注主题标签。
依据 GitHub 公开字段（语言、主题、星标、提交时间）自动生成，未经人工逐项核实。无主题标签
README
正在加载…相关项目
★
tiny-tpu 是用 Verilog 编写的开源项目，主题标签有限，建议打开仓库查看具体用途，主打轻量。
A minimal tensor processing unit (TPU), inspired by Google's TPU V2 and V1
★
wireguard-fpga 是用 Verilog 编写的网络工具，用于网络连接的配置与管理，主打注重安全。
Full-throttle, wire-speed hardware implementation of Wireguard VPN, using low-cost Artix7 FPGA with opensource toolchain. If you seek security and p…
★
★
biriscv 是用 Verilog 编写的开源项目，主题标签有限，建议打开仓库查看具体用途。
32-bit Superscalar RISC-V CPU
★
uhd 是用 Verilog 编写的开源项目，主题标签有限，建议打开仓库查看具体用途。
The USRP™ Hardware Driver Repository