从 65,705 个高星开源项目里，
找到你要的下一个。

john 是用 C 编写的交易类项目，用于商城、支付与交易场景。

John the Ripper jumbo - advanced offline password cracker, which supports hundreds of hash and cipher types, and runs on many operating systems, CPU…

logisim-evolution 是用 Java 编写的学习资料，用于系统学习与查阅。

Digital logic design tool and simulator

PaddlePaddle High Performance Deep Learning Inference Engine for Mobile and Edge (飞桨高性能深度学习端侧推理引擎）

PaddlePaddle High Performance Deep Learning Inference Engine for Mobile and Edge (飞桨高性能深度学习端侧推理引擎）

帮助大家进行FPGA的入门，分享FPGA相关的优秀文章，优秀项目

帮助大家进行FPGA的入门，分享FPGA相关的优秀文章，优秀项目

openwifi 是用 C 编写的开源项目，主题标签有限，建议打开仓库查看具体用途，主打开源免费。

open-source IEEE 802.11 WiFi baseband FPGA (chip) design: driver, software

litex 是用 Python 编写的开源项目，主题标签有限，建议打开仓库查看具体用途。

Build your hardware, easily!

VexRiscv 是用 Assembly 编写的开源项目，主题标签有限，建议打开仓库查看具体用途。

A FPGA friendly 32 bit RISC-V CPU implementation

cva6 是用 Assembly 编写的开源项目，主题标签有限，建议打开仓库查看具体用途。

The CORE-V CVA6 is a highly configurable, 6-stage RISC-V core for both application and embedded applications. Application class configurations are c…

darkriscv 是用 Verilog 编写的开源项目，主题标签有限，建议打开仓库查看具体用途，主打实现清晰。

opensouce RISC-V cpu core implemented in Verilog from scratch in one night!

corundum 是用 Verilog 编写的开源项目，主题标签有限，建议打开仓库查看具体用途，主打开源免费。

Open source FPGA-based NIC and platform for in-network compute

neorv32 是用 VHDL 编写的开源项目，主题标签有限，建议打开仓库查看具体用途，主打轻量、可扩展、实现清晰。

🖥️ A small, customizable and extensible MCU-class 32-bit RISC-V soft-core CPU and microcontroller-like SoC written in platform-independent VHDL.

NyuziProcessor 是用 C 编写的开源项目，主题标签有限，建议打开仓库查看具体用途。

GPGPU microprocessor architecture

glasgow 是用 Python 编写的开源项目，主题标签有限，建议打开仓库查看具体用途。

Scots Army Knife for electronics

hls4ml 是用 Python 编写的 AI 工具，用于人工智能方向的建模与推理。

Machine learning on FPGAs using HLS

amaranth 是用 Python 编写的开源项目，主题标签有限，建议打开仓库查看具体用途，主打现代化。

A modern hardware definition language and toolchain based on Python

SpinalHDL 是用 Scala 编写的开源项目，主题标签有限，建议打开仓库查看具体用途。

Scala based HDL

hdl 是用 Tcl 编写的代码库，提供可直接复用的能力。

HDL libraries and projects

basic_verilog 是用 Verilog 编写的开源项目，主题标签有限，建议打开仓库查看具体用途。

Must-have verilog systemverilog modules

icestudio 是用 JavaScript 编写的编辑器工具，用于代码与文本编辑。

:snowflake: Visual editor for open FPGA boards

e203_hbirdv2 是用 Verilog 编写的开源项目，主题标签有限，建议打开仓库查看具体用途。

The Ultra-Low Power RISC-V Core

serv 是用 Verilog 编写的开源项目，主题标签有限，建议打开仓库查看具体用途。

SERV - The SErial RISC-V CPU

riscv 是用 Verilog 编写的开源项目，主题标签有限，建议打开仓库查看具体用途。

RISC-V CPU Core (RV32IM)

openFPGALoader 是用 C++ 编写的 AI 工具，用于人工智能方向的建模与推理。

Universal utility for programming FPGA

axi 是用 SystemVerilog 编写的开源项目，主题标签有限，建议打开仓库查看具体用途，主打高性能。

AXI SystemVerilog synthesizable IP modules and verification infrastructure for high-performance on-chip communication