★
OpenROAD 是用 Verilog 编写的数据库工具，用于数据存储与查询。
OpenROAD's unified application implementing an RTL-to-GDS Flow. Documentation at https://openroad.readthedocs.io/en/latest/
picorv32 是用 Verilog 编写的开源项目，主题标签有限，建议打开仓库查看具体用途。
目前累计 4.4k star、1k fork，主要语言为 Verilog，项目始于 2015 年，采用 ISC 许可。最近状态：近半年有提交。适合：正在做技术选型的开发者。
中文介绍优先采用本站人工维护条目；无维护条目时依据 GitHub 公开字段（语言、主题、星标、提交时间）自动生成，未经项目方确认，不构成选型结论。YosysHQ/picorv32 是一个以 Verilog 为主的开源项目，目前累计 4.4k star、1k fork，近半年有提交。项目未标注主题标签。
依据 GitHub 公开字段（语言、主题、星标、提交时间）自动生成，未经人工逐项核实。无主题标签
README
正在加载…相关项目
★
verilog-ethernet 是用 Verilog 编写的开源项目，主题标签有限，建议打开仓库查看具体用途。
Verilog Ethernet components for FPGA implementation
★
e200_opensource 是用 Verilog 编写的开源项目，主题标签有限，建议打开仓库查看具体用途。
Deprecated, please go to next generation Ultra-Low Power RISC-V Core https://github.com/riscv-mcu/e203_hbirdv2
★
darkriscv 是用 Verilog 编写的开源项目，主题标签有限，建议打开仓库查看具体用途，主打实现清晰。
opensouce RISC-V cpu core implemented in Verilog from scratch in one night!
★
corundum 是用 Verilog 编写的开源项目，主题标签有限，建议打开仓库查看具体用途，主打开源免费。
Open source FPGA-based NIC and platform for in-network compute
★
vortex 是用 Verilog 编写的开源项目，主题标签有限，建议打开仓库查看具体用途。