★
biriscv 是用 Verilog 编写的开源项目，主题标签有限，建议打开仓库查看具体用途。
32-bit Superscalar RISC-V CPU
kianRiscV 是用 Verilog 编写的开源项目，主题标签有限，建议打开仓库查看具体用途。
目前累计 1.1k star、81 fork，主要语言为 Verilog，项目始于 2021 年，采用 ISC 许可。最近状态：近半年有提交。适合：正在做技术选型的开发者。
中文介绍优先采用本站人工维护条目；无维护条目时依据 GitHub 公开字段（语言、主题、星标、提交时间）自动生成，未经项目方确认，不构成选型结论。splinedrive/kianRiscV 是一个以 Verilog 为主的开源项目，目前累计 1.1k star、81 fork，近半年有提交。主要方向：asic、chipdesign、cpu、fpga、Linux、mmu。
依据 GitHub 公开字段（语言、主题、星标、提交时间）自动生成，未经人工逐项核实。README
正在加载…相关项目
★
e203_hbirdv2 是用 Verilog 编写的开源项目，主题标签有限，建议打开仓库查看具体用途。
The Ultra-Low Power RISC-V Core
★
riscv 是用 Verilog 编写的开源项目，主题标签有限，建议打开仓库查看具体用途。
RISC-V CPU Core (RV32IM)
★
zipcpu 是用 Verilog 编写的工程工具，用于代码分析、构建与打包，主打轻量。
A small, light weight, RISC CPU soft core
★
serv 是用 Verilog 编写的开源项目，主题标签有限，建议打开仓库查看具体用途。
SERV - The SErial RISC-V CPU
★
corundum 是用 Verilog 编写的开源项目，主题标签有限，建议打开仓库查看具体用途，主打开源免费。
Open source FPGA-based NIC and platform for in-network compute